

Министерство образования Республики Беларусь

Учреждение образования
БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
ИНФОРМАТИКИ И РАДИОИНФОРМАТИКИ

Факультет компьютерных систем и сетей

Кафедра электронных вычислительных машин

Лабораторная работа №1
на тему
ОСВОЕНИЕ НАВЫКОВ РАБОТЫ В САПР QUARTUS 7.1

Выполнил:

Шарай П.Ю.

Проверил:

Воронов А. А.

Минск 2023

1. **Цель работы:** ознакомиться с особенностями работы в среде САПР Quartus 7.1, описать и промоделировать элемент «дешифратор».

2. Ход работы

В ходе выполнения данной лабораторной работы необходимо описать и промоделировать элемент «схема сдвига» разрядности 4 бит.

Схемой сдвига или сдвиговым регистром называется последовательная схема на основе триггеров, осуществляющая сдвиг разрядов кода от одного триггера к другому на каждый импульс тактового сигнала.

2.1. Обзор библиотечных аналогов

Среда Quartus 7.1 предоставляет доступ ко множеству различных вариантов представления элемента «сдвиговый регистр», позволяя пользователю моделировать схемы разных уровней сложности. Представленные сдвиговые регистры имеют разное количество входов и выходов, некоторые отличаются наличием входов управления.

В качестве аналога рассмотрим настраиваемый сдвиговый регистр разрядностью 4 бит.

2.1.1. Настраиваемый сдвиговый регистр

Среда Quartus 7.1 позволяет пользователю настраивать элементы для своих проектов. Для создания сдвигового регистра разрядностью 4 бит был выбран шаблон `lpm_shiftreg` (рисунок 2.1.2.1).




Рисунок 2.1.2.1 – Шаблон lpm_decoder

Настройка элемента осуществляется при помощи инструмента MegaWizard Plug-In Manager (рисунок 2.1.2.2).

2.1.3 Схема библиотечного регистра

2.1.4 VHDL код библиотечного регистра

```
-- megafunction wizard: %LPM_SHIFTREG%
-- GENERATION: STANDARD
-- VERSION: WM1.0
-- MODULE: lpm_shiftreg

-- =====
-- File Name: lpm_shiftreg0.vhd
-- Megafunction Name(s):
--     lpm_shiftreg
--
-- Simulation Library Files(s):
--     lpm
-- =====
-- *****
-- THIS IS A WIZARD-GENERATED FILE. DO NOT EDIT THIS FILE!
--
-- 9.1 Build 222 10/21/2009 SJ Web Edition
-- *****

--Copyright (C) 1991-2009 Altera Corporation
--Your use of Altera Corporation's design tools, logic functions
--and other software and tools, and its AMPP partner logic
--functions, and any output files from any of the foregoing
--(including device programming or simulation files), and any
--associated documentation or information are expressly subject
--to the terms and conditions of the Altera Program License
--Subscription Agreement, Altera MegaCore Function License
--Agreement, or other applicable license agreement, including,
--without limitation, that your use is for the sole purpose of
--programming logic devices manufactured by Altera and sold by
--Altera or its authorized distributors. Please refer to the
--applicable agreement for further details.

LIBRARY ieee;
USE ieee.std_logic_1164.all;

LIBRARY lpm;
USE lpm.all;

ENTITY lpm_shiftreg0 IS
    PORT
    (
        clock    : IN STD_LOGIC ;
        shiftin   : IN STD_LOGIC ;
        q        : OUT STD_LOGIC_VECTOR (3 DOWNTO 0)
    );
END lpm_shiftreg0;

ARCHITECTURE SYN OF lpm_shiftreg0 IS
```

```

SIGNAL sub_wire0 : STD_LOGIC_VECTOR (3 DOWNTO 0);

COMPONENT lpm_shiftreg
  GENERIC (
    lpm_direction : STRING;
    lpm_type : STRING;
    lpm_width : NATURAL
  );
  PORT (
    clock : IN STD_LOGIC ;
    q : OUT STD_LOGIC_VECTOR (3 DOWNTO 0);
    shiftin : IN STD_LOGIC
  );
END COMPONENT;

BEGIN
  q <= sub_wire0(3 DOWNTO 0);

  lpm_shiftreg_component : lpm_shiftreg
    GENERIC MAP (
      lpm_direction => "RIGHT",
      lpm_type => "LPM_SHIFTREG",
      lpm_width => 4
    )
    PORT MAP (
      clock => clock,
      shiftin => shiftin,
      q => sub_wire0
    );
END SYN;

-- =====
-- CNX file retrieval info
-- =====
-- Retrieval info: PRIVATE: ACLR NUMERIC "0"
-- Retrieval info: PRIVATE: ALOAD NUMERIC "0"
-- Retrieval info: PRIVATE: ASET NUMERIC "0"
-- Retrieval info: PRIVATE: ASET_ALL1 NUMERIC "1"
-- Retrieval info: PRIVATE: CLK_EN NUMERIC "0"
-- Retrieval info: PRIVATE: INTENDED_DEVICE_FAMILY STRING "Cyclone IV
GX"
-- Retrieval info: PRIVATE: LeftShift NUMERIC "0"
-- Retrieval info: PRIVATE: ParallelDataInput NUMERIC "0"
-- Retrieval info: PRIVATE: Q_OUT NUMERIC "1"
-- Retrieval info: PRIVATE: SCLR NUMERIC "0"
-- Retrieval info: PRIVATE: SLOAD NUMERIC "0"
-- Retrieval info: PRIVATE: SSET NUMERIC "0"
-- Retrieval info: PRIVATE: SSET_ALL1 NUMERIC "1"
-- Retrieval info: PRIVATE: SYNTH_WRAPPER_GEN_POSTFIX STRING "0"
-- Retrieval info: PRIVATE: SerialShiftInput NUMERIC "1"
-- Retrieval info: PRIVATE: SerialShiftOutput NUMERIC "0"
-- Retrieval info: PRIVATE: nBit NUMERIC "4"
-- Retrieval info: CONSTANT: LPM_DIRECTION STRING "RIGHT"
-- Retrieval info: CONSTANT: LPM_TYPE STRING "LPM_SHIFTREG"

```

```
-- Retrieval info: CONSTANT: LPM_WIDTH NUMERIC "4"
-- Retrieval info: USED_PORT: clock 0 0 0 0 INPUT NODEFVAL clock
-- Retrieval info: USED_PORT: q 0 0 4 0 OUTPUT NODEFVAL q[3..0]
-- Retrieval info: USED_PORT: shiftin 0 0 0 0 INPUT NODEFVAL shiftin
-- Retrieval info: CONNECT: @clock 0 0 0 0 clock 0 0 0 0
-- Retrieval info: CONNECT: q 0 0 4 0 @q 0 0 4 0
-- Retrieval info: CONNECT: @shiftin 0 0 0 0 shiftin 0 0 0 0
-- Retrieval info: LIBRARY: lpm lpm.lpm_components.all
-- Retrieval info: GEN_FILE: TYPE_NORMAL lpm_shiftreg0.vhd TRUE
-- Retrieval info: GEN_FILE: TYPE_NORMAL lpm_shiftreg0.inc FALSE
-- Retrieval info: GEN_FILE: TYPE_NORMAL lpm_shiftreg0.cmp TRUE
-- Retrieval info: GEN_FILE: TYPE_NORMAL lpm_shiftreg0.bsf TRUE FALSE
-- Retrieval info: GEN_FILE: TYPE_NORMAL lpm_shiftreg0_inst.vhd FALSE
-- Retrieval info: LIB_FILE: lpm
```

2.2.Проектирование элемента

Для проектирования данной схемы был выбран D-триггер(рисунок 2.2.1). Прием входных сигналов осуществляется за счет элементов «INPUT». Вывод результатов работы организован с помощью элементов «OUTPUT».




Рисунок 2.2.1 – Схема регистра сдвига

Работу регистра сдвига разрядностью 4 бит с использованием указанных выше элементов можно описать с помощью таблицы истинности (таблица 2.2.1).

D0	C	CLR	Q0	Q1	Q2	Q3
1	0	1	0	0	0	0
1	1	1	1	0	0	0
1	0	0	0	0	0	0
1	1	1	1	0	0	0
1	1	1	1	1	0	0
1	1	1	1	1	1	0
1	1	1	1	1	1	1
0	1	1	0	1	1	1
0	1	1	0	0	1	1
0	1	1	0	0	0	1
0	1	1	0	0	0	0

Таблица 2.2.1 – Таблица истинности дешифратора

При моделировании данной схемы была получена диаграмма состояний сдвигового регистра (рисунок 2.2.2).




Рисунок 2.2.2 – Диаграмма состояний сдвигового регистра

Как мы можем заметить, полученные результаты совпадают с ожидаемыми значениями, представленными в таблице истинности. Следовательно схема была описана и построена правильно.

3. Минимизация и синтез

Минимизация булевых функций – процесс построения ее кратчайшей или минимальной ДНФ для обеспечения простоты работы с большими выражениями, устранения потенциальных гонок и упрощения аналитического представления.

Существуют различные методы минимизации булевых выражений. Одними из них являются метод неопределенных коэффициентов, метод Квайна, Квайна-Мак-Класки, алгоритм Рота, использование карт Карно или Вейча.

Функции сдвигового регистра не подлежат минимизации из-за особенностей его работы.

Рассмотрим минимизацию функции, представленной таблицей истинности.

a_1	a_2	p	P	S_1	S_2
1	2	3	4	5	6
0	0	0	1	0	1
0	0	1	0	0	1
0	1	0	1	0	0
0	1	1	0	1	0
1	0	0	1	1	0
1	0	1	1	0	1
1	1	0	0	0	0
1	1	1	0	1	0

Минимизация функции P:

		a_2p			
		00	01	11	10
a_1					
0		1			1
1		1	1		

Рисунок 3.1 — Минимизация функции Р картой Карно

Следовательно:

$$P = \overline{a_1} \overline{p} + a_1 \overline{a_2}$$

Минимизация функции S₁:

		a_2p			
		00	01	11	10
a_1					
0				1	
1		1		1	

Рисунок 3.2— Минимизация функции S₁ картой Карно

Следовательно:

$$S_1 = a_2 p + a_1 \overline{a_2} \overline{p}$$

Минимизация функции S₂:

		a_2p			
		00	01	11	10
a_1					
0		1	1		
1			1		

Рисунок 3.3— Минимизация функции S_2 картой Карно

Следовательно:

$$S_2 = \overline{a_2} (p + \overline{a_1})$$

Синтезом схемы из функциональных элементов называется процедура получения логической схемы, реализующей заданную логическую функцию.

К классическим методам синтеза функциональных схем относится метод, основанный на совершенной ДНФ, КНФ, метод Шеннона.

4. Вывод

При выполнении лабораторной работы были приобретены навыки работы в среде САПР Quartus 7.1, составлено описание, модель и таблица истинности элемента «регистр сдвига».